library verilog;
use verilog.vl_types.all;
entity up_down_compteur is
    port(
        control         : in     vl_logic;
        clk             : in     vl_logic;
        compteur        : out    vl_logic_vector(3 downto 0)
    );
end up_down_compteur;